Tiger Lake-Hのダイサイズは201.4mm2 Tiger Lakeとの大きな違いはダイが1つになったこと
まずはダイサイズについて。下の画像は今回の発表に合わせてインテルから公開された、Tiger Lake-Hのウェハーである。
ここから有効コアのみを抜き出したのが下の画像となる。ごらんのように有効ダイ数は303個に達しており、これはけっこう多そうに見える。
ただインテルの過去の製品で言えば、Kaby Lakeベースの4コア製品で509個、Coffee Lakeベースの6コア製品で411個、Coffee Lake Refreshベースの8コア製品で344個の有効ダイがあったことを考えると、14nm→10nmで微細化によりトランジスタ密度が上がったとはいえ、それを上回るほどトランジスタの必要数が増えたことで、ダイサイズがやや肥大化したことになる。
ちなみにダイサイズそのものであるが、ウェハーの画像をPhotoshop上でピクセルを数えたところ、縦方向は28.2ダイ分、横方向は15.8ダイ分の寸法となった。ウェハーサイズは300mmなので、1ダイ分の寸法はおおよそ10.6×19.0mmで201.4mm2と算出される。先の例で言えば以下の通り。
ダイサイズの比較 Kaby Lakeベース4コア 126mm2 Coffee Lakeベース6コア 152mm2 Coffee Lake Refreshベース8コア 178mm2 Coffee Lake Refreshと比較してもまだ13%ほど大きい計算である。1枚のウェハーから取れる数もやはり13.5%ほど減ってるわけで、つじつまがあっている。したがって、これらの数字は大きく間違っていないと思われる。
さて、次はなにがこれほど大きくなったか、である。下の画像はやはりインテル提供のダイ画像である。
それぞれのブロックの用途を推察してみたのが下の画像となる。中央のWillow Cove×8と3次キャッシュ×8が一番大きな場所を取っているのは見ての通り。ただダイ全体に占める面積で言えば43%程度で、いうほど大きくはない。
そしてその右にあるのがXe GPUとディスプレー関連と思われる出力回路、それにビデオコーデックやISPなどもひょっとしてこのあたりにまとまっているかもしれないが、こちらは全体の26%ほどでしかない(ビデオコーデックやISPはWillow Coveの左側ブロックの可能性もある)。
意外に少ないのはTiger Lake-Hが32EU構成になっているからで、これを96EU構成にした場合、横幅が32%ほど増えて25mmほどになると思われる。ダイサイズで言えば272.5mm2ほどになる計算で、いくらなんでもこれは許容されないだろう。
では残りの31%ほどは? というとWillow Coveの左にあるアンコア部になるのだが、そのアンコア部の下にかなり大きなブロックがデンと控えているのは、おそらくはUSB 4/Thunderbolt 4のコントローラー、それとPCIe 4.0のコントローラーと思われる。
アンコア部の一番下にあるのはPCIeのポート(20レーン分がきっちり見える)、“PCIe4?”のブロックの左にあるのがUSB 4/Thunderbolt 4のポートに見える。
「PCIe4とUSB4/Thunderbolt4のブロックが逆なのでは?」と思われるかもしれないが、Thunderbolt4のコントローラーはけっこうなエリアサイズを喰う(プロトコルハンドリングがいろいろ大変らしい)ことと、USB4もここに含まれることを考えると、こういう並びになるのではないかと考えている。
もう1つ、左端におそらくDDR4/LPDDR4X対応のメモリーコントローラーがあるのは良いとして、その脇にあるブロックは従来のインテルのCoreシリーズに搭載されたアンコア機能だけでなく、PCHがここに入っているものと思われる。
これが従来のTiger Lakeとの大きな差の1つであるが、パッケージの分解写真を見てもダイは1つしかないのがわかる。
CPUとPCHの統合でダイサイズが肥大化
KTU氏による発表記事のスライドにもあるように、少なくとも論理的にはCPU本体とTiger Lake PCH-HというPCHが別々に存在し、間がDMI 3.0×8で接続される構造になっているが、物理的には(Ryzen Gなどと同じように)ワンチップ化したことになる。
ワンチップ化そのものは別に珍しい話ではなく、これまでも例えばGoldmontベースのApollo Lakeなどは1つのダイにCPUとPCHを統合していたので、これが初めてというわけではない。強いて言うなら、PCHに10nmプロセス(それも10nm SuperFin)を使ったのはこれが初めてというあたりだろうか。
PCHのエリアに関してはわりと適当である。3つ前の画像では、ダイ左上に全体の8%程度の面積として入れてあるが、もう少し小さいかもしれない。というのは、上の画像の図にもあるように、Tiger Lake PCH-Hの機能は限られているからだ。
まずIntel Killer Wi-Fi 6Eはディスクリートなので、実際はPCIeの先に拡張カードの形で接続される。またSATA 3.0は一応あるにはあるが、ポート数自体は1か多くても2ポートだろう。
ノート向けであればそもそもSATAポートが多数用意される必要がない。もう最近はDVD-ROMドライブを搭載する機種も激減したし、せいぜいがデータ用にSATA SSDを拡張できるポートがあれば十分というあたり。性能が必要な場合はNVMe SSDを使えばいいからだ。
仮になにか特殊な理由でOEMがどうしても多数のSATAポートが必要というなら、ポートマルチプライヤーを使ってSATAポートを増やすこともできるから、これはOEM側だけで対応できる。となると、PCIeレーンとUSB、1/2.5GbE、HD Audio、SMBus、SPI/eSPIあたりがあればいい。
USB 3までであればすでに実績のあるコントローラーが多数あるし、エリアサイズも小さい。PCIeはさらに簡単で、Root Complex(PCIe全体を制御する部分)はホスト(つまりTiger Lake-Hのアンコア部)に搭載されているから、PCHの側は単にPCIeスイッチが入っているだけである。
その他のI/Fもあまりエリアサイズを喰いそうなものはないので、上で8%ほどのエリアサイズと推定はしたものの、実際には5~6%で収まっている可能性もある。
余談になるが、通常PCHは結構なエリアサイズを喰う。理由はアナログ回路に必要な受動部品(特にコイルとコンデンサー)は微細化と無縁(どうしてもそれなりのサイズが必要)なためだ。ただTiger Lake PCH-Hではこうしたアナログ回路がほとんど搭載されていないようで、そのあたりも統合できた理由かもしれない。
もっともこれは言い方を変えれば、インテルはアナログ部品まわりは鬼門で、これまでもいろいろな不具合を出しまくっているだけに、極力PCHにアナログ回路を含まない方向にシフトしているようで、そうしたことも結果的にPCH統合に貢献しているのはなんというべきか。
これはインテルだけでなくAMDや昨今のARM SoCも同じで、プロセッサー性能を引き上げる&製造コストを引き下げるためにはなるべくチップセットの類を1つのダイに統合する必要があるが、その一方で先端ロジックプロセスは、あまりアナログ統合が得意ではない。
であれば、アナログ部品がどうしても必要なら別チップに切り出す方向で、なるべくデジタル回路(とデジタルI/F)だけでチップセットを完結させる方向にシフトしつつある。その意味でもインテルの方向性は間違ってはいないのだが。
話を戻すと、このPCHを統合したことも、ダイサイズの肥大化に一役買っているのは疑う余地もない。それでもCPU+PCHで2ダイになったTiger Lakeとどちらがコスト的に有利か、は微妙なところである。
訂正:記事公開後にインテルが仕様を公開し、Tiger Lake-HのPCHは統合されておらず、別チップであると判明しました。詳細は連載617回で説明しておりますので、そちらをご参照ください。(2021年5月31日)
性能比較で違和感を感じるのは Ryzenが不利になる電源設定のせい
最後は性能について。KTU氏の記事で解説されている話だが、インテルはCore i9-10980HK vs Core i9-11980HK、Ryzen 9 5900HX vs Core i9-11980HK、およびRyzen 9 5900HS vs Core i5-11400Hの3つの性能グラフを出して、Tiger Lake-Hがものすごく性能が高いとアピールしているが、最初の2つを比較するとRyzen 9 5900 HXよりもCore i9-10980HKの方が性能が高いという結果になっている。
実際最初の2つのグラフを合体させた結果が下のグラフである。これにはなにか違和感がある。いくらなんでもComet LakeベースのCore i9-10980HKがこんなに性能高いか? という突っ込みは普通に入れたくなる。もちろんインテルの製品の性能が出やすいベンチマークを選んだという話はあるにしても、少し変な気がする。
ということで注釈を見てみたところ、テスト詳細はwww.intel.com/11thgenmobileに記載されているという。確認してみたところ、“Power Plan = Balanced, AC power slider setting = Better performance”の文言が。おそらくこれがRyzen 9で異様に性能が低くなる原因である。
昨年11月、インテルはMobile Performance Discussionなるセッションをオンラインで開催したが、この際にAMDのシステムはBattery Powerにすると急に性能が下がると指摘していた。
この原因は、インテルによって行なわれたMicrobenchmarkで解明されており、「AC Onの場合、処理負荷がかかると直ちに電圧が上がり、これに合わせて消費電力も増える。一方AC Offの場合、処理負荷が掛かっても実際に電圧がピークまで上がるまでに7~10秒の遅延がある」のがその理由としている。
したがってゲームをするのであれば、Power Planは“Balanced”ではなく“High Performance”にしないと正しいCPU性能の比較にはならないのだが、インテルとしては「Power PlanがBalancedでも早いタイミングで動作周波数&電圧が跳ね上がる」という特性を最大限に生かしたのがこのベンチマーク結果ということになる。
もちろんマーケティング的には正しいのだろうが、実際の利用シーンを反映しているのか、と問われるとやや「?」マークが消えない結果となっている。
Core i9-10980HK vs Core i9-11980HKに関しては、これはおおむね同一条件でのComet Lake vs Tiger Lakeということになり、フレームレートがそれなりに向上するのは理解できるし、おそらく実際にもこんな感じでフレームレートは向上するだろうが、対Ryzenに関して言えば、このグラフはあまりあてにしない方がいいだろう。
そもそもBalancedを選ぶなら、内蔵GPUを利用しないと意味がない(ビデオカードを使った時点で消費電力が100Wを超える)のだが、それをやると32EUということもあってまともにゲームが動かないから、あえてビデオカード搭載時のみの結果を示した、と考えればいいだろう。